鐵電存儲器基本架構

鐵電存儲(chu) 器的核心是鐵電存儲(chu) 單元，我們(men) 鐵電存儲(chu) 器的絕大部分電路都是圍繞著存儲(chu) 單元來設計的。而鐵電存儲(chu) 器除了存儲(chu) 單元組成的存儲(chu) 陣列外，一般還包括以下幾個(ge) 模塊：譯碼電路、控製邏輯電路、靈敏放大器模塊、ECC 模塊、數據通路、地址通路等。下麵將結合圖 2-7 說明各個(ge) 模塊的作用。

譯碼電路是任何存儲(chu) 芯片都必須的一種電路結構，它用於(yu) 將每一個(ge) 地址變成One-hot（一位有效）的控製信號來控製存儲(chu) 單元。由於(yu) 存儲(chu) 單元在陣列中呈矩形陣列式排布，必須有一個(ge) 譯碼模塊來將存儲(chu) 單元進行定位，目的是讓外部控製邏輯，如靈敏放大器等，來對存儲(chu) 單元進行讀寫(xie) 操作。譯碼模塊一般分為(wei) 行譯碼和列譯碼，分別對應矩形存儲(chu) 陣列的行和列。外部地址傳(chuan) 導到行譯碼器和列譯碼器後，兩(liang) 個(ge) 譯碼模塊都將輸出一個(ge)  One-hot 的信號連接到存儲(chu) 陣列，這兩(liang) 根信號相交叉的點即是外部電路需要進行讀寫(xie) 操作的存儲(chu) 單元。

靈敏放大器電路的目的是將存儲(chu) 陣列中讀出的數據的電壓進行放大。在前文中對存儲(chu) 單元讀寫(xie) 時序的介紹中我們(men) ᨀ到，在讀出數據時，我們(men) 需要給存儲(chu) 單元施加 PL 脈衝(chong) ，同時使 WL 變為(wei) 高電平，從(cong) 而使鐵電電容在位線上釋放電荷，釋放電荷後位線上便會(hui) 產(chan) 生電壓。位線上產(chan) 生的電壓有兩(liang) 個(ge) 特點，一是兩(liang) 根互補的位線上的電壓有一定的差距，一根位線上的電壓會(hui) 比另一根位線上的高；二是兩(liang) 根位線上的電壓都不是全擺幅，高電壓的位線電壓達不到電源電壓，低電壓的位線電壓也大於(yu)  0。而存儲(chu) 器的外圍電路，如數據鎖存、ECC 等，都是數字邏輯，隻能識別電源電壓或接地電壓。所以我們(men) 需要在存儲(chu) 陣列和外圍數字邏輯之間加入一個(ge) 靈敏放大器，用於(yu) 將兩(liang) 根位線上的電壓放大到全擺幅，放大過後再輸出到外圍的數字邏輯電路。

ECC 電路全稱為(wei) 錯誤檢查修正（Error Correct Code）電路，它用於(yu) 對存儲(chu) 數據的檢查和修正。ECC 修正存儲(chu) 數據錯誤的方法是在存儲(chu) 器中添加一些冗餘(yu) 單元，然後將 ECC 編碼譯碼電路放在存儲(chu) 器的數據通路上，對數據進行ECCs 的編碼譯碼設計。當存儲(chu) 器存入 k 位數據時，數據便會(hui) 經過 ECC 編碼電路，編碼電路會(hui) 將 k 位數據編碼得到n 位碼字，再將 n 位碼字存儲(chu) 到冗餘(yu) 的陣列之中。如果存儲(chu) 的數據有任何一位發生錯誤，則在讀取數據時，讀出的數據會(hui) 經過 ECC 譯碼電路，譯碼器會(hui) 將錯誤進行修正，恢複正確的 k 位數據。具體(ti) 到本文的存儲(chu) 器設計，k 為(wei) 32，n 為(wei)  6。

控製邏輯模塊的作用顧名思義(yi) ，就是控製電路中其餘(yu) 各個(ge) 模塊的正常工作。具體(ti) 來說就是，控製邏輯模塊會(hui) 接收來自芯片外部的控製信號，如片選信號、寫(xie) 使能信號、讀使能信號等，根據外部信號的行為(wei) ，產(chan) 生一定的時序邏輯信號，並輸出到電路中的其餘(yu) 模塊中，如靈敏放大器、數據鎖存、地址鎖存等，以控製其他模塊的工作。控製邏輯模塊是存儲(chu) 器能正常工作的核心模塊，隻有在這個(ge) 模塊輸出的信號控製之下，其他模塊才能正常的互相協作運行。

數據通路和地址通路的作用可以理解為(wei) 暫存數據和地址。對於(yu) 數據通路而言，芯片外部想要寫(xie) 入存儲(chu) 陣列的數據需要入緩存等待，等待的原因有以下幾點：一是我們(men) 不一定會(hui) 將每一次外部寫(xie) 入的數據都單獨寫(xie) 入存儲(chu) 陣列，我們(men) 有可能需要等待外部連續寫(xie) 入幾組數據後，再將數據鎖存中的數據一次性寫(xie) 入存儲(chu) 陣列；二是由於(yu)  ECC 電路的存在，我們(men) 每次將數據寫(xie) 入存儲(chu) 陣列前，都需要將存儲(chu) 陣列中的數據讀取出來，然後把新數據存入後重新讓 ECC 模塊進行編碼，然後才能再將數據寫(xie) 入存儲(chu) 陣列；三是控製邏輯模塊是控製數據寫(xie) 入存儲(chu) 陣列的模塊，但是當外部數據進入存儲(chu) 器後，控製邏輯模塊需要一定的時間準備並產(chan) 生相應的時序控製信號後，才能將數據寫(xie) 入存儲(chu) 陣列。所以由於(yu) 以上因素，必須有一個(ge) 數據通路來暫存數據，並且可能不止需要一個(ge) 數據鎖存器（圖 2-7 中隻畫出一個(ge) ）。對於(yu) 地址鎖存而言，原理跟數據鎖存類似，在地址信號進入存儲(chu) 器內(nei) 部後，需要等待控製邏輯做出相應，地址信號才能傳(chuan) 導至譯碼模塊，所以需要一個(ge) 地址鎖存器來作為(wei) 地址緩存，防止存儲(chu) 器發生錯誤。 

以上介紹的便是鐵電存儲(chu) 器所必需的基本電路架構，這些電路模塊是鐵電存儲(chu) 器設計中的基礎模塊。但是由於(yu) 鐵電存儲(chu) 器所使用的鐵電電容，相較於(yu) 其他類型的存儲(chu) 器具有一定的特殊性，我們(men) 需要考慮鐵電存儲(chu) 器本身的特點，加入其他的輔助電路，以使鐵電存儲(chu) 器高效、正確的運行。